Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Среды разработки - обсуждаем САПРы
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Среды разработки - обсуждаем САПРы
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26
  1. !Редакторы HDL (189 ответов)
  2. !QUARTUS, MODELSIM (127 ответов)
  3. Особенности Modelsim (4 ответов)
  4. Подготовка документации (14 ответов)
  5. Проблема с генерацией прошивки в XILINX ISE 14.7 (2 ответов)
  6. Можно ли разместить значение сигнала посредине состояния? (13 ответов)
  7. Vivado 2016.4 (17 ответов)
  8. Ошибка при симуляции проекта Xilinx ISE 14.7 в Modelsim (0 ответов)
  9. Quartus 14.1 + ModelSim (6 ответов)
  10. PLL, пробелы в знаниях (6 ответов)
  11. Синтез мультиплексора на 32 входа (13 ответов)
  12. Quartus Prime 16.1: pin name is an illegal or unsupported format (4 ответов)
  13. Xilinx ISE Schematic (4 ответов)
  14. Design Security Features in Altera FPGAs (4 ответов)
  15. Конечный автомат в Quartus (17 ответов)
  16. Altera. Правильное назначение портов. (5 ответов)
  17. Не создается sof файл в Quartus. (4 ответов)
  18. Xilinx ISim + IP core (DDS) как моделировать (6 ответов)
  19. Quartus/Modelsim и командная строка (24 ответов)
  20. Фиксация на кристалле результатов компиляции (15 ответов)
  21. Проблема со шрифтами в САПР в линукс. (10 ответов)
  22. Квартус вредничает. (13 ответов)
  23. Компьютер для комфортной работе в Quartus Prime (15 ответов)
  24. Переписпть SDC в UCF (12 ответов)
  25. Кто всё-таки знает разницу между set_input_delay и set_max_delay? (37 ответов)
  26. Зависает генерация QSys (6 ответов)
  27. TimeQuest analyzer (119 ответов)
  28. ModelSim не моделирует altera_pll (6 ответов)
  29. megafunction (6 ответов)
  30. Перенос проекта (3 ответов)
  31. WinDriver и Xilinx Platform USB II Cable (2 ответов)
  32. Vivado: чтение конфигурационных данных из flash (1 )
  33. квартус не разрешает порт, описанный как inout, использовать как in и как out (3 ответов)
  34. Quartus Prime v16.0 (38 ответов)
  35. Altera SoC EDS v16.1 (3 ответов)
  36. Проверка Q16.1.1 Build 200 (2 ответов)
  37. QuestaSIm 10.4с, port типа packed struct array (3 ответов)
  38. Modelsim отключение сообщения о времени событитя (6 ответов)
  39. RocketSim для ускорения работы ModelSim, VCS, Incisive (6 ответов)
  40. Добавление даты в проект (20 ответов)
  41. CAN 2.0 verilog/VHDL/Модель (7 ответов)
  42. Vivado 2016.3 не моделирует элементарную операцию (9 ответов)
  43. Altera Quartus Lite (free) и Gate Level simulation (9 ответов)
  44. Вопрос по SlickEdit (0 ответов)
  45. Vivado 2016.3 (23 ответов)
  46. MegaWizard Plugin Manager to IP Catalog (3 ответов)
  47. vivado 2016.3 падает в fedora 24 linux (6 ответов)
  48. Квеста + gcc (DPI-C) не работает в Ubuntu 16.04 (2 ответов)
  49. Симуляция систем с процессором Xilinx. (4 ответов)
  50. Вопрос по Xilinx AXI Ethernet IP (4 ответов)
  51. Проблема с Vivado HLS (0 ответов)
  52. SDSoC Development Environment 2016.3 (0 ответов)
  53. Проблема с квартусом (3 ответов)
  54. Несколько SDC файлов в проекте в Quartus (6 ответов)
  55. Synplify охренел (0 ответов)
  56. Sinplify Pro, ModelSim, ISE14.1. Симмуляция. (0 ответов)
  57. Настройка Quartus 13 (4 ответов)
  58. 5576ХС1Т как аналог FLEX10K и ModelSim (12 ответов)
  59. Platform Cable USB II (8 ответов)
  60. Про Questasim и ISE (3 ответов)
  61. Quartus 13.1.0 internal error (7 ответов)
  62. Загадка века (43 ответов)
  63. Vivado и системы управления версиями (4 ответов)
  64. Quartus Prime v16.1 (12 ответов)
  65. Signal Tap II Logic Analyzer (22 ответов)
  66. Валится mapper в ISE 14.7 (8 ответов)
  67. Обновление файла инициализации ROM (11 ответов)
  68. Установка Квартуса (2 ответов)
  69. Помогите. (60 ответов)
  70. ModelSim Waves signed/unsigned (7 ответов)
  71. Как заставить ISE с или без Sinplify (6 ответов)
  72. Как побороть ModelSim с Quartus-ом ? (9 ответов)
  73. Quartus 13 (0 ответов)
  74. Проясните про виваду (48 ответов)
  75. Vivado 2016.2 Parametres (11 ответов)
  76. Непонимаю set_max_delay и set_min_delay (16 ответов)
  77. Модуль SPI и Signal Tap (32 ответов)
  78. Про разработку решений в ПЛИС на основе интерактивных диаграмм (12 ответов)
  79. Ethernet 10G IP Core (3 ответов)
  80. Xilinx Design Tools (Vivado, SDAccel, SDSoC) 2016.1 and 2016.2 write_bitstream issue (2 ответов)
  81. Altera DS-5 (3 ответов)
  82. Ошибки в Modelsim (3 ответов)
  83. Нужна ли лицензия для аппаратного DDR2 контроллера? (2 ответов)
  84. Vivado и выходные регистры (2 ответов)
  85. Куда делся MegaWizard в QuartusPrime? (3 ответов)
  86. Code Composer Studio + DE0-nano-Soc Cyclone V (7 ответов)
  87. Altera дисассемблер (36 ответов)
  88. "Оптимизация" ресурсов ПЛИС (18 ответов)
  89. Форматы DxDesigner Enterprise Expedition (Mentor Graphics) (2 ответов)
  90. При генерации модуля DDR2 сыплются сообщения об ошибках (0 ответов)
  91. Память глючит на старте системы (1 )
  92. Головоломка с FFT от Альтеры (28 ответов)
  93. Не генерится FFT (13 ответов)
  94. Проблема с квартусом (8 ответов)
  95. timequest, проблема с времянками (10 ответов)
  96. Проблема на выходе PLL (3 ответов)
  97. Nios не хочет нормально работать с указателями (10 ответов)
  98. Поддержка Vivado Artix с индустриальным диапазоном (5 ответов)
  99. не могу сгенерить sdf для Cyclone V (4 ответов)
  100. Моделирование Active-HDL (6 ответов)
  101. В ожидании Вивадо 2016.3 (0 ответов)
  102. Литература по Vivado, какая существует? (9 ответов)
  103. FPGA Advantage 8.1 + Windows 10 (3 ответов)
  104. Покупка компьютера для сборки ПЛИС Xilinx (18 ответов)
  105. Nios II IDE + Qt (1 )
  106. Quartus на Linux (10 ответов)
  107. Как подключить VMM к Vivado через DPI? И возможно ли это? (1 )
  108. Оптимизация асинхронной логики (10 ответов)
  109. лицензия в квартусе (30 ответов)
  110. ise 14.7 и MMCME2_ADV (5 ответов)
  111. PlanAhead команда "Generate bitstream" перестала корректно работать (2 ответов)
  112. моделирование DDR2 SDRAM контроллера с UniPHY (42 ответов)
  113. Как на вход PLL в Квартусе подавать клок с тактовой частотой менее 5 МГц ? (15 ответов)
  114. Vivado. Атрибуты выводов, как в Quartus. (1 )
  115. Nios flash programer (10 ответов)
  116. sof2flash не понятки (2 ответов)
  117. quartus 16.0 (0 ответов)
  118. Редактирование IP (4 ответов)
  119. Signal Tap в Q15.1 (6 ответов)
  120. Проблема с командной строкой в Q15.1 (1 )
  121. Не могу скачать Xilinx Vivado (13 ответов)
  122. Проясните про квартус (6 ответов)
  123. Выбор софта от Xilinx (7 ответов)
  124. ISE Impact 14.7 flash loader unused pins (8 ответов)
  125. Где скачать SoC Embedded Design Suite (2 ответов)
  126. Вопрос по отладке в ModelSim (4 ответов)
  127. MentorGraphics signal analizer? (6 ответов)
  128. Подскажите по временному анализу в Виваде (2 ответов)
  129. ISE14.4 artix7 (2 ответов)
  130. Quartus: Warning при синтезе буфера с тремя состояними (7 ответов)
  131. как заставить Planahead скушать результаты частичной разводки в FPGA Editor (19 ответов)
  132. ILA clk от PLL, как победить Vivado (2 ответов)
  133. ISE и UTF-8 (6 ответов)
  134. Quartus Prime v16.0 не сохраняет настройки (3 ответов)
  135. QuestaSim и DPI (9 ответов)
  136. ModelSim вредина!? (11 ответов)
  137. Quartus II 15.1 не генерирует sdo для Циклон 5? (2 ответов)
  138. 1001 раз о прикручивании библиотек (7 ответов)
  139. Quartus 16. Не работает одна мегафункция (17 ответов)
  140. Vivado 2016.2 Webpack + Win 10 (0 ответов)
  141. ISE 14.2 -> 14.7 не могу найти нужные настройки (3 ответов)
  142. Как подружить partitions в Synplify и ISE? (0 ответов)
  143. Modelsim, Questa отключить хранение состояний (5 ответов)
  144. Vivado: Generated clock (2 ответов)
  145. Проблема заливки конфигурации Artix 7 в spi flash (4 ответов)
  146. Установка девайсов в Квартусе (5 ответов)
  147. Ищу старую среду xilinx (5 ответов)
  148. Vivado 2015.4 (25 ответов)
  149. Вопросы новичков. ver_1.0 (20 ответов)
  150. Прошу помощи по Smart Time в LiberoSoc 11.6 (0 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2017 Invision Power Services, Inc.