Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35
  1. !"Схемотехнические трюки для ПЛИСоводов" (168 ответов)
  2. !Питание ПЛИС (323 ответов)
  3. !Защита данных FPGA (222 ответов)
  4. !Питание PLL (39 ответов)
  5. !FAQ по ПЛИС (6 ответов)
  6. Литература по ПЛИС (25 ответов)
  7. kintex7+pci-e (13 ответов)
  8. Конфигурирование ALTERA. МК+2eeprom (3 ответов)
  9. Заменяем EPCS на M25P (16 ответов)
  10. Не генерится IP корка (13 ответов)
  11. Вывод UART напрямую в JTAG-UART (1 )
  12. ТФТ , ХС95144XL и всё, всё, всё (55 ответов)
  13. Сеть Клоса, Banyan switch, Omega network (4 ответов)
  14. отладочная плата (8 ответов)
  15. Как прокинуть пины через BlackBox (5 ответов)
  16. max 10 развязка каналов АЦП (6 ответов)
  17. Констрейн для простого derived clock (11 ответов)
  18. Xilinx Kintex-7 XC7K70T не определяется по JTAG (41 ответов)
  19. Ethernet 10G/1G (3 ответов)
  20. Щуп осциллографа как-то влияет на JTAG (6 ответов)
  21. Xilinx FPGA Artix 7 clock pins (2 ответов)
  22. Max10 неправильно определяется в программаторе (7 ответов)
  23. И снова про метастабильность (51 ответов)
  24. Spartan-6 нет DONE (2 ответов)
  25. "Connect unused pins as defined in the Quartus Prime software", - так все-таки на землю их? (4 ответов)
  26. скоро разработка на плис в облако перенесется (32 ответов)
  27. почему у Xilinx ethernet платный? (3 ответов)
  28. FPGA для работы с 10G Ethernet (42 ответов)
  29. Тактовая частота через PLL, три нагрузки (13 ответов)
  30. ethernet, RGMII, потеря пакетов (16 ответов)
  31. red pitaya, сколько и с какой скорость может писать? (2 ответов)
  32. DC_FIFO, прошу помощи (19 ответов)
  33. ИЩУ заводcкую прошивку для EPM7256AETC144 для kit DSP (1 )
  34. Fiber Channel + Running Disparity (13 ответов)
  35. Ethernet на Altera DE1-SoC (8 ответов)
  36. Как сделать reset_path в Vivado? (20 ответов)
  37. подключение внешнего serdes (3 ответов)
  38. USB Blaster V2 (30 ответов)
  39. linkedin fpga group (3 ответов)
  40. Прошивка FTDI в Digilent JTAG HS1 (2 ответов)
  41. Устройство обнаружения пакетов данных заданного формата (9 ответов)
  42. suspend в spartan6 (0 ответов)
  43. для прототипирования еще одного ASICa хочу промоделировать работу SERDES 500Mb/s (6 ответов)
  44. MAX10 (4 ответов)
  45. для прототипирования небольшого АЗИКа хочу Ultrascale или Ultrascale+ (7 ответов)
  46. Cyclone 5 GX (4 ответов)
  47. Загрузка данных из DVD в DDR3 (15 ответов)
  48. Проблемы с real (2 ответов)
  49. выполнение таймингов, идеология расчетов ,xilinx, vivado (20 ответов)
  50. Прошивка Altera FPGA (2 ответов)
  51. Поделитесь простой и понятной схемой подключения Cyclone V и/или MAX 10 (2 ответов)
  52. сравнение FFT Altera с FFT Matlab (7 ответов)
  53. Virtex-2 PRO FF1152 System Board от Memec Design (1 )
  54. Cyclone V завести все трансиверы (14 ответов)
  55. IP ядро целочисленного деления от Альтеры (7 ответов)
  56. DDR2 SDRAM Controller (6 ответов)
  57. Питание Xilinx Virtex-5 (6 ответов)
  58. Насоветуйте книг или статей (5 ответов)
  59. помогите с ТаймКвестом (3 ответов)
  60. Cyclone III, частотомер, PLL (17 ответов)
  61. Где у LaticeSemi iCE40 найти значения перекосов сигналов на LVDS ногах? (0 ответов)
  62. Посоветуйте, пожалуйста, достаточно быстрый АЦП (29 ответов)
  63. Помогите подобрать продукт high speed data capture от TI (18 ответов)
  64. Настройка трансиверов в Kintex7 (4 ответов)
  65. LVDS LatticeSemi + TI ADC несколько вопросов (3 ответов)
  66. ПЛИС Cyclone V E + АЦП AD9230 подключение LVDS данных (2 ответов)
  67. Питание FPGA (15 ответов)
  68. Cyclone IV: Fast Output Register (3 ответов)
  69. Головоломка (18 ответов)
  70. Слегка "навороченная" 1-10Gbit Сетевая карта на ПЛИС (11 ответов)
  71. Откуда такая производительность у UltraScale+. (14 ответов)
  72. Майнинг криптовалют на ПЛИС Altera Xilinx (4 ответов)
  73. LVPECL to LVCMOS (8 ответов)
  74. Программирование старых плис (5 ответов)
  75. Цифровая модуляция и ее реализация. Общие вопросы (3 ответов)
  76. Новинка Xilinx Spartan-7 FPGA (26 ответов)
  77. Передача данных UART => SDRAM память (16 ответов)
  78. Способы передачи информации на ПК (3 ответов)
  79. Опыт работы с 5576ХС2Т (36 ответов)
  80. Altera on chip memory (3 ответов)
  81. Возможность реализации эквалайзера радиоканала на ПЛИС (3 ответов)
  82. На какую ногу заводить клок в Lattice ice40 (3 ответов)
  83. Spartan - 6 LX9 USB - UART (13 ответов)
  84. ICE40 Lattice ICECube2 много вопросов начинающего (4 ответов)
  85. DSP в режиме 3 умножителя 9x9 (Arria V) (1 )
  86. USB-serial выбор ядра (16 ответов)
  87. Проблема с загрузкой spartan3A DSP (0 ответов)
  88. USB программатор на ft2232h "Digilent JTAG-HS2" для Xilinx и программатор "MBFTDI" для Altera (32 ответов)
  89. Xilinx. Вопрос по временным ограничениям. Минимальный Slack. (2 ответов)
  90. Задание джиттера в Xilinx (1 )
  91. Быстрая свёртка с Альтерой (1 )
  92. JESD204 интерфейс (4 ответов)
  93. Mojo V3 (5 ответов)
  94. Прошивка ПЛИС фирмы Altera по JTAG из Linux (4 ответов)
  95. DDR-2 Какую ПЛИС выбрать (5 ответов)
  96. Проблема с закупкой 5го циклона! (10 ответов)
  97. Формат Xilinx mcs файла (20 ответов)
  98. выбор загрузчика для FPGA (47 ответов)
  99. Как создать прошивку, при которой ПЛИС потребляет заданный ток (2 ответов)
  100. Потребление по MGT.. у 7 серии (11 ответов)
  101. когда прекратится выпуск СПАРТАН6? (7 ответов)
  102. SAI (Serial Audio Interface) коммутация на CPLD/FPGA (10 ответов)
  103. Комплексный умножитель (IP) (5 ответов)
  104. Cyclone V Active Serial Configuration (7 ответов)
  105. файлы полученые из ордного проекта altera jic,pof не совпадают? (0 ответов)
  106. Cyclone V Active Serial Configuration (0 ответов)
  107. arriav, проблемы с загрузкой из epcq256 (6 ответов)
  108. У кого есть аккаунт на Opencores? (40 ответов)
  109. Вопрос по PLL_CLKOUT Cyclone III (5 ответов)
  110. NT4E с Virtex4 для опытов? (18 ответов)
  111. начальное значение триггеров после прошивки, altera (10 ответов)
  112. JTAG Cyclone III (5 ответов)
  113. Xilinx GTX eyescan (1 )
  114. Разное время конфигурации ПЛИС Xilinx (7 ответов)
  115. CSI-2 на Spartan6 и Cyclone4 (23 ответов)
  116. Калибровка шины DDR (24 ответов)
  117. xilinx, симплифай, sdc (4 ответов)
  118. Проблема в программировании SPI-флеш (3 ответов)
  119. altera, arriaV, transceiver (2 ответов)
  120. Отладка системы с PCIe, endpoint<->rootport (2 ответов)
  121. Изменение текущего проекта (6 ответов)
  122. Нужно сделать проект, максимально загружающий ПЛИС (10 ответов)
  123. Дешевые плисины с Китая (33 ответов)
  124. Возможно ли ускорить данный алгоритм? (9 ответов)
  125. Хочу построить КВ трансивер на ПЛИС, что для этого нужно? (56 ответов)
  126. DMA PCIe Cyclon (3 ответов)
  127. Входной буфер ПЛИС (6 ответов)
  128. Artix-7. Режим конфигурации Slave SelectMAP x8 (13 ответов)
  129. Echo Clock при объединении м/с статической памяти (9 ответов)
  130. FMC118E (0 ответов)
  131. Состояние I/O пинов Cyclone V после включения (10 ответов)
  132. NIOS не всегда стартует при заливке sof (4 ответов)
  133. Создание pof файла (9 ответов)
  134. Сюрприз от Квартуса (10 ответов)
  135. Генерация IP_Core с прерываниями из Матлаб для Xilinx (4 ответов)
  136. Клоки в Altera Arria V (3 ответов)
  137. stratix10 (3 ответов)
  138. Ethernet to Е1 (22 ответов)
  139. Скользящее окно в Vivado HLS (1 )
  140. Timing Constraints (2 ответов)
  141. LCD-Display (10 ответов)
  142. 5CSEMA5F31C6N + DDR3 (0 ответов)
  143. FMC breakout board (5 ответов)
  144. Проблема с Flash в Altera Arria V (0 ответов)
  145. для отладки из ПК в ПЛИС (Циклон 5) хочу передать числа (7 ответов)
  146. ALT_LVDS_TX (0 ответов)
  147. Проверка ПЛИС altera на работоспособность (29 ответов)
  148. Timing Constraints (21 ответов)
  149. ПЛИС/контроллер для записи MLC NAND (3 ответов)
  150. Cyclon V использовать ножку AS_DATA3 как USER IO (4 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2017 Invision Power Services, Inc.