Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36
  1. !"Схемотехнические трюки для ПЛИСоводов" (170 ответов)
  2. !Питание ПЛИС (324 ответов)
  3. !Защита данных FPGA (222 ответов)
  4. !Питание PLL (39 ответов)
  5. !FAQ по ПЛИС (6 ответов)
  6. Самопальный USBBlaster и Cyclone IV (5 ответов)
  7. Проектирование LVDS на ПЛИС Altera (35 ответов)
  8. Новинка Xilinx Spartan-7 FPGA (30 ответов)
  9. Укладка множества source-синхронных DDR интерфейсов в один Спартан6. (2 ответов)
  10. Xilinx Tri-mode Eth MAC+SGMII bridge и 10/100Mb. (0 ответов)
  11. Cyclone5-SOC: простой и понятный пример обмена данных между FPGA и HPS (0 ответов)
  12. XC9572 разный checksum (1 )
  13. более одного выхода IOE в ПЛИС (2 ответов)
  14. TimeQuest. Борьба со slack. (35 ответов)
  15. Изменение конфигурационной флэш (27 ответов)
  16. ArriaV, native transceiver, external pll, режим CDR (11 ответов)
  17. Симуляция megacore Altera в составе проекта (3 ответов)
  18. Cyclone5-SOC c DDR3 и Linux на HPS, с чего начать (4 ответов)
  19. SignalTap ругается на контрольную сумму (7 ответов)
  20. Приём LVDS с динамической подстройкой фазы (61 ответов)
  21. Вывод видео на монитор. (17 ответов)
  22. Скрипт для чтения файлов SignalTap в Matlab'е (1 )
  23. У кого есть аккаунт на Opencores? (47 ответов)
  24. VCCIO и VCCPD для Cyclone V (5 ответов)
  25. Помощь в первом проекте (Verilog). (27 ответов)
  26. Китайская плата для Spartan-6-XC6SLX9 (8 ответов)
  27. Вопрос по корке JESD204B (23 ответов)
  28. Проблема с клоком в Arria V (4 ответов)
  29. Помогите с выбором ПЛИС (16 ответов)
  30. Constraints входных сигналов в Vivado (13 ответов)
  31. FPGA с поддержкой GTL (1 )
  32. ПЛИС наши (Россия) (160 ответов)
  33. АНТИДРЕБЕЗГ (VHDL) (11 ответов)
  34. Aurora 64b/66b Xilinx KC705 (8 ответов)
  35. PLDA PCI CORE (2 ответов)
  36. Parralel to differential: моделирование потока данных с АЦП (7 ответов)
  37. Вопрос по DDR (0 ответов)
  38. Реконфигурация трансивера (16 ответов)
  39. IBERT отвязка от Vivado (5 ответов)
  40. VREF pins (4 ответов)
  41. Как правильно писать в регистр (12 ответов)
  42. управление 88e1111 по mdio (3 ответов)
  43. ограничение в DSP48 (1 )
  44. Выбор ПЛИСа (8 ответов)
  45. SFP и Альтера (6 ответов)
  46. Избыточная ёмкость конфигурационной микросхемы (13 ответов)
  47. Можно ли не подавать напряжение питания на один банк? (10 ответов)
  48. Поделитесь простой и понятной схемой подключения Cyclone V и/или MAX 10 (12 ответов)
  49. ->Микроконтроллерный кор для FPGA. (-- ответов)
  50. xilinx,vivado,изменение параметров ip (8 ответов)
  51. Как портировать проект 4Lut -> 6Lut (1 )
  52. Реализация функции вычисления sin(x) или cos(x) на Spartan-6 (6 ответов)
  53. Spartan 7 vs. Cyclone 10 LP (47 ответов)
  54. Cyclone V, hard controller DDR3 vs. LPDDR2 (0 ответов)
  55. Разумная глубина контроля коректности кода. Сформулируем критерии. (6 ответов)
  56. USB blaster в какой-то момент перестал правильно определяться (2 ответов)
  57. Сигнал FPGA INIT_B (Spartan 3) (29 ответов)
  58. К5576ХС1Т2 и ХС4Т1 - воронежские ПЛИС в пластике (15 ответов)
  59. Помогите завести ml507 (3 ответов)
  60. Вопрос по IP Core FFT (9 ответов)
  61. ALTLVDS_RX (8 ответов)
  62. Intel/Altera product discontinuance notification (3 ответов)
  63. TMS, TDO и TDI в 2.5В, может ли быть в этом причина не запуска Cyclone 5? (9 ответов)
  64. Можно ли подавать LVDS сигналы на банк 1.5V мс Altera Arria V? (0 ответов)
  65. Pull-Up резисторы в Cyclone ||| (6 ответов)
  66. Как считать прошивку FPGA& (17 ответов)
  67. Как ПЛИС принять DVI сигнал. (15 ответов)
  68. ALTPLL_RECONFIG (1 )
  69. fpga xilinx с защитой от копирования (22 ответов)
  70. Как сделать быстрый Priority encoder (13 ответов)
  71. Power-on-Reset в микросхеме конфигурации (8 ответов)
  72. Cyclone V clock mux (15 ответов)
  73. Как принять STM-1 на FPGA (29 ответов)
  74. Чего бы попроще для новичка (77 ответов)
  75. IPcore NCO Altera (9 ответов)
  76. Как описать QDR прием ? (7 ответов)
  77. Заменяем EPCS на M25P (20 ответов)
  78. Инициализация SDRAM. (6 ответов)
  79. Synchronized reset и разные тактовые (36 ответов)
  80. Altera Blaster на FX2, его уже разломали? (3 ответов)
  81. Проблема с тактовыми сигналами (8 ответов)
  82. AS_DATA0_D0 и DCLK на VCCPGM или на VCCIO3A стандарте питания сидят? (4 ответов)
  83. POST-card на шине LPC (38 ответов)
  84. PCIe на Virtex-6 ML605 (3 ответов)
  85. Клоковый домен и кратные частоты. (6 ответов)
  86. Инициализация ROM в MAX10 compact features (18 ответов)
  87. Исходный код ядер от Xilinx (15 ответов)
  88. Не грузится Kintex-7 по JTAG (36 ответов)
  89. кто-то работал (0 ответов)
  90. Почему может не грузиться Kintex из флешки (8 ответов)
  91. Проблема с EPC (4 ответов)
  92. Идеи по приему данных с 4-бит интерфейса (6 ответов)
  93. Констрейн для тактирующей плис (5 ответов)
  94. При добавлении DDR2 UniPHY слетают тайминги (31 ответов)
  95. MAX10. Прошивка по UART. (8 ответов)
  96. Внешнее програмирование флеш. (8 ответов)
  97. проблема с использованием clock (33 ответов)
  98. ПЛИС 5576ХС1Т применение... (111 ответов)
  99. ПЛИС как память компьютера (15 ответов)
  100. Вопросы новичка про Flex10k. (18 ответов)
  101. Проблема загрузки POF файла в MAX10 (36 ответов)
  102. Устойчивость к наносекундным импульсам (5 ответов)
  103. USB программатор на ft2232h "Digilent JTAG-HS2" для Xilinx и программатор "MBFTDI" для Altera (40 ответов)
  104. Интерфейс DDR FPGA2FPGA (28 ответов)
  105. Надо в ПЛИС сжать поток сырых данных с АЦП (23 ответов)
  106. Не работает transceiver byte ordering (1 )
  107. Как использовать временные ограничения в FPGA? (13 ответов)
  108. Падает xst.exe при попытке сгенерить Tri-mode-mac 5.5 в 14.7 (0 ответов)
  109. Прошивка через ftdi ft4242h (0 ответов)
  110. PCI (5 ответов)
  111. Stratix V vs Arria 10: разный тайминг при чтении из M20K (3 ответов)
  112. IP ядро целочисленного деления от Альтеры (15 ответов)
  113. ПЛИС achronix (65 ответов)
  114. DE10-Nano - новая плата от Terasic (31 ответов)
  115. Использование спец. ножек ASDO, nCSO (11 ответов)
  116. Marvell 88E1111 обрезает пакеты (27 ответов)
  117. jtag (6 ответов)
  118. Xilinx ISE, более не поддерживаемые ядра (3 ответов)
  119. ArriaV, где ты? (16 ответов)
  120. Нет линка. Xilinx SP605. SFP. (3 ответов)
  121. ALtera tse RGMII tx (9 ответов)
  122. Подскажите как оптимальнее (fmax) реализовать на ПЛИС (8 ответов)
  123. Lattice ECP5 (21 ответов)
  124. Макетная плата с ПЛИС (10 ответов)
  125. Lattice aнонсировал новое семейство ECP5 (28 ответов)
  126. set_false_path Как правильно задать в TimeQuest (26 ответов)
  127. Непонятки с EPM240 (9 ответов)
  128. Какая Altera пропустит по ногам и логике 900-1000 МГц (5 ответов)
  129. Как заставить Макс-10 использовать перемножители? (5 ответов)
  130. Настройка проекта для загрузки в аппаратуру (5 ответов)
  131. Intel Cyclone 10 LP / Cyclone 10 GX (13 ответов)
  132. Новинка от Xilinx (26 ответов)
  133. Определение времени инициализации ПЛИС от внешней памяти (1 )
  134. Переключение входов I2S на плис (24 ответов)
  135. Плата Spartan-6 с алиэкспресса (9 ответов)
  136. скоро разработка на плис в облако перенесется (44 ответов)
  137. генератор синуса в плис (32 ответов)
  138. Проблема на этапе инициализации cyclone5 GX по jtag (2 ответов)
  139. как на RTL заставить синтезатор использовать выделенные межкаскадные связи BCOUT-> BCIN в DSP48 Xilinx? (23 ответов)
  140. Xilinx USB программатор (36 ответов)
  141. нужна помощь по cyclon (2 ответов)
  142. Когда нет глобального СБРОСа (10 ответов)
  143. Литература по ПЛИС (33 ответов)
  144. DMA PCIe Cyclon (6 ответов)
  145. Синрхронизация двух Zynq (1 )
  146. ПЛИС без внешней синхронизации (9 ответов)
  147. MIPI на MAX10 (11 ответов)
  148. ПЛИС непонятно работает, хотя в симуляторе всё как надо (18 ответов)
  149. Висящие в воздухе LVDS входы в FPGA Spartan 6 (0 ответов)
  150. SATA2->3(xilinx) (10 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2017 Invision Power Services, Inc.