Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35
  1. !Питание ПЛИС (324 ответов)
  2. !"Схемотехнические трюки для ПЛИСоводов" (168 ответов)
  3. !Защита данных FPGA (222 ответов)
  4. !Питание PLL (39 ответов)
  5. !FAQ по ПЛИС (6 ответов)
  6. Не грузится Kintex-7 по JTAG (8 ответов)
  7. Как использовать временные ограничения в FPGA? (13 ответов)
  8. Падает xst.exe при попытке сгенерить Tri-mode-mac 5.5 в 14.7 (0 ответов)
  9. Интерфейс DDR FPGA2FPGA (24 ответов)
  10. Прошивка через ftdi ft4242h (0 ответов)
  11. PCI (5 ответов)
  12. Stratix V vs Arria 10: разный тайминг при чтении из M20K (3 ответов)
  13. IP ядро целочисленного деления от Альтеры (15 ответов)
  14. Надо в ПЛИС сжать поток сырых данных с АЦП (18 ответов)
  15. ПЛИС achronix (65 ответов)
  16. DE10-Nano - новая плата от Terasic (31 ответов)
  17. Использование спец. ножек ASDO, nCSO (11 ответов)
  18. Marvell 88E1111 обрезает пакеты (27 ответов)
  19. POST-card на шине LPC (13 ответов)
  20. jtag (6 ответов)
  21. Xilinx ISE, более не поддерживаемые ядра (3 ответов)
  22. ArriaV, где ты? (16 ответов)
  23. Нет линка. Xilinx SP605. SFP. (3 ответов)
  24. ALtera tse RGMII tx (9 ответов)
  25. Подскажите как оптимальнее (fmax) реализовать на ПЛИС (8 ответов)
  26. Lattice ECP5 (21 ответов)
  27. Макетная плата с ПЛИС (10 ответов)
  28. Lattice aнонсировал новое семейство ECP5 (28 ответов)
  29. USB программатор на ft2232h "Digilent JTAG-HS2" для Xilinx и программатор "MBFTDI" для Altera (39 ответов)
  30. set_false_path Как правильно задать в TimeQuest (26 ответов)
  31. ПЛИС 5576ХС1Т применение... (104 ответов)
  32. Непонятки с EPM240 (9 ответов)
  33. Какая Altera пропустит по ногам и логике 900-1000 МГц (5 ответов)
  34. Как заставить Макс-10 использовать перемножители? (5 ответов)
  35. Настройка проекта для загрузки в аппаратуру (5 ответов)
  36. Intel Cyclone 10 LP / Cyclone 10 GX (13 ответов)
  37. Новинка от Xilinx (26 ответов)
  38. Определение времени инициализации ПЛИС от внешней памяти (1 )
  39. Переключение входов I2S на плис (24 ответов)
  40. Плата Spartan-6 с алиэкспресса (9 ответов)
  41. скоро разработка на плис в облако перенесется (44 ответов)
  42. генератор синуса в плис (32 ответов)
  43. Реконфигурация трансивера (11 ответов)
  44. Проблема на этапе инициализации cyclone5 GX по jtag (2 ответов)
  45. как на RTL заставить синтезатор использовать выделенные межкаскадные связи BCOUT-> BCIN в DSP48 Xilinx? (23 ответов)
  46. Xilinx USB программатор (36 ответов)
  47. нужна помощь по cyclon (2 ответов)
  48. Когда нет глобального СБРОСа (10 ответов)
  49. Литература по ПЛИС (33 ответов)
  50. DMA PCIe Cyclon (6 ответов)
  51. Синрхронизация двух Zynq (1 )
  52. ПЛИС без внешней синхронизации (9 ответов)
  53. MIPI на MAX10 (11 ответов)
  54. ПЛИС непонятно работает, хотя в симуляторе всё как надо (18 ответов)
  55. Висящие в воздухе LVDS входы в FPGA Spartan 6 (0 ответов)
  56. SATA2->3(xilinx) (10 ответов)
  57. Как законстрейнить DDR LVDS вход? (8 ответов)
  58. Компактное ядро SHA-256 (11 ответов)
  59. EPM240 кучка енкодеров, кнопок и новичек. (15 ответов)
  60. Вопрос по корке JESD204B (20 ответов)
  61. FPGA для работы с 10G Ethernet (58 ответов)
  62. Вопрос по DDR3 (2 ответов)
  63. Tri-Mode Ethernet MAC ядро на плате SP605 (Xilinx) (2 ответов)
  64. kcu105 (2 ответов)
  65. MAX10 можно ли питать через JTAG во время прошивки? (4 ответов)
  66. Можно ли такое сделать на ПЛИС (13 ответов)
  67. Волюнтаризм ISE (21 ответов)
  68. Переход с Cyclone III на MAX10. (13 ответов)
  69. Max10 неправильно определяется в программаторе (8 ответов)
  70. Altera PCI-E - как получить Bus Device Function (5 ответов)
  71. kintex7+pci-e (22 ответов)
  72. BeMicro CV + BeUSB 3.0 - поделитесь, пожалуйста, рабочим примером (9 ответов)
  73. XC7K70T-2FBG676C в России (10 ответов)
  74. Altium designer (1 )
  75. Заменяем EPCS на M25P (19 ответов)
  76. Xilinx. Программа работает по jtag, но не работает из flash. (12 ответов)
  77. Предупреждения при компиляции DDR2 (0 ответов)
  78. Задержка сигнала (8 ответов)
  79. а кто-нибудь обращал внимание на дешевизну ECP5U от Латтиса (5 ответов)
  80. Файловый ввод-вывод на VHDL (2 ответов)
  81. Констрейн для простого derived clock (20 ответов)
  82. архив к xapp (1 )
  83. Hard PCIe core (Altera) и refclk (7 ответов)
  84. Генерация тактового сигнала/импулса с применением задержки IOB (0 ответов)
  85. Доступ к внутреннему генератору Cyclone III/IV (3 ответов)
  86. Digilent программатор Xilinx (79 ответов)
  87. Зависимость от модуля PLL тактового входа трансивера Cyclone V GX (0 ответов)
  88. ПЛИС перегружается (10 ответов)
  89. Конфигурирование ALTERA. МК+2eeprom (4 ответов)
  90. Не генерится IP корка (13 ответов)
  91. Вывод UART напрямую в JTAG-UART (1 )
  92. ТФТ , ХС95144XL и всё, всё, всё (55 ответов)
  93. Сеть Клоса, Banyan switch, Omega network (4 ответов)
  94. отладочная плата (8 ответов)
  95. Как прокинуть пины через BlackBox (5 ответов)
  96. max 10 развязка каналов АЦП (6 ответов)
  97. Xilinx Kintex-7 XC7K70T не определяется по JTAG (41 ответов)
  98. Ethernet 10G/1G (3 ответов)
  99. Щуп осциллографа как-то влияет на JTAG (6 ответов)
  100. Xilinx FPGA Artix 7 clock pins (2 ответов)
  101. И снова про метастабильность (51 ответов)
  102. Spartan-6 нет DONE (2 ответов)
  103. "Connect unused pins as defined in the Quartus Prime software", - так все-таки на землю их? (4 ответов)
  104. почему у Xilinx ethernet платный? (3 ответов)
  105. Тактовая частота через PLL, три нагрузки (13 ответов)
  106. ethernet, RGMII, потеря пакетов (16 ответов)
  107. red pitaya, сколько и с какой скорость может писать? (2 ответов)
  108. DC_FIFO, прошу помощи (19 ответов)
  109. ИЩУ заводcкую прошивку для EPM7256AETC144 для kit DSP (1 )
  110. Fiber Channel + Running Disparity (13 ответов)
  111. Ethernet на Altera DE1-SoC (8 ответов)
  112. Как сделать reset_path в Vivado? (20 ответов)
  113. подключение внешнего serdes (3 ответов)
  114. USB Blaster V2 (30 ответов)
  115. linkedin fpga group (2 ответов)
  116. Прошивка FTDI в Digilent JTAG HS1 (2 ответов)
  117. Устройство обнаружения пакетов данных заданного формата (9 ответов)
  118. suspend в spartan6 (0 ответов)
  119. для прототипирования еще одного ASICa хочу промоделировать работу SERDES 500Mb/s (6 ответов)
  120. MAX10 (4 ответов)
  121. для прототипирования небольшого АЗИКа хочу Ultrascale или Ultrascale+ (7 ответов)
  122. Cyclone 5 GX (4 ответов)
  123. Загрузка данных из DVD в DDR3 (15 ответов)
  124. Проблемы с real (2 ответов)
  125. выполнение таймингов, идеология расчетов ,xilinx, vivado (20 ответов)
  126. Прошивка Altera FPGA (2 ответов)
  127. Поделитесь простой и понятной схемой подключения Cyclone V и/или MAX 10 (2 ответов)
  128. сравнение FFT Altera с FFT Matlab (7 ответов)
  129. Virtex-2 PRO FF1152 System Board от Memec Design (1 )
  130. Cyclone V завести все трансиверы (14 ответов)
  131. DDR2 SDRAM Controller (6 ответов)
  132. Питание Xilinx Virtex-5 (5 ответов)
  133. Насоветуйте книг или статей (5 ответов)
  134. помогите с ТаймКвестом (3 ответов)
  135. Cyclone III, частотомер, PLL (17 ответов)
  136. Где у LaticeSemi iCE40 найти значения перекосов сигналов на LVDS ногах? (0 ответов)
  137. Посоветуйте, пожалуйста, достаточно быстрый АЦП (29 ответов)
  138. Помогите подобрать продукт high speed data capture от TI (18 ответов)
  139. Настройка трансиверов в Kintex7 (4 ответов)
  140. LVDS LatticeSemi + TI ADC несколько вопросов (3 ответов)
  141. ПЛИС Cyclone V E + АЦП AD9230 подключение LVDS данных (2 ответов)
  142. Питание FPGA (15 ответов)
  143. Cyclone IV: Fast Output Register (3 ответов)
  144. Головоломка (18 ответов)
  145. Слегка "навороченная" 1-10Gbit Сетевая карта на ПЛИС (11 ответов)
  146. Откуда такая производительность у UltraScale+. (14 ответов)
  147. Майнинг криптовалют на ПЛИС Altera Xilinx (3 ответов)
  148. LVPECL to LVCMOS (8 ответов)
  149. Программирование старых плис (5 ответов)
  150. Цифровая модуляция и ее реализация. Общие вопросы (3 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2017 Invision Power Services, Inc.