Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37
  1. !Защита данных FPGA (223 ответов)
  2. !Питание ПЛИС (326 ответов)
  3. !"Схемотехнические трюки для ПЛИСоводов" (203 ответов)
  4. !Питание PLL (39 ответов)
  5. !FAQ по ПЛИС (6 ответов)
  6. Не шьётся Spartan2 (17 ответов)
  7. Синхронизация вывода видео на VGA монитор (21 ответов)
  8. ПЛИС 5576ХС1Т применение... (119 ответов)
  9. IOE Delay для Cyclone 10 LP (2 ответов)
  10. Spartan-6 + QSPI-Flash (14 ответов)
  11. Первый проект на ПЛИС Spartan-3AN (11 ответов)
  12. SPI с несколькими Slave (11 ответов)
  13. Помогите выбрать FPGA российского производства (16 ответов)
  14. LUT6 / LUT5 в новых Ксайлинсах не дали никакого выигрыша в сравнении с LUT4 Латиса (5 ответов)
  15. Spartan7 LVDS (2 ответов)
  16. PCIE и refclk. (10 ответов)
  17. Клок для трансиверов (8 ответов)
  18. Alt_pll не может выдать нужный клок. (13 ответов)
  19. Тайминг DDR в Xilinx Kintex 7 (2 ответов)
  20. 10GBASE-R и rx_block_lock (30 ответов)
  21. FPGA + DLP6500 DMD (1 )
  22. перевод 2 связанных сигналов с частоты на частоту (12 ответов)
  23. как скачать вивадо (Artix-7) (3 ответов)
  24. Arria 10 & EMI (1 )
  25. гигабитный поток по LVDS c ПЛИС на ПЛИС на расстояние до 20 метров (63 ответов)
  26. Возможно ли реализовать 4 таймера NE555 на ПЛИС? (29 ответов)
  27. проблема с программированием платы (2 ответов)
  28. Как правильно затактировать весь проект при иголке на входном клоке? (18 ответов)
  29. PCIe (92 ответов)
  30. Можно ли считать из FPGA конфигурацию в процессе работы устройства (21 ответов)
  31. USB программатор на ft2232h "Digilent JTAG-HS2" для Xilinx и программатор "MBFTDI" для Altera (47 ответов)
  32. Проблемы с выводом сигнала с ПЛИС (23 ответов)
  33. HDMI receiver (14 ответов)
  34. PCIe and FPGA (28 ответов)
  35. что использовать для описания pll - create_generaned_clock или derive_pll_clocks? (5 ответов)
  36. Взаимодействие JESD204B и VITA 57.4 FMC (2 ответов)
  37. FSM Mealy, Moore (19 ответов)
  38. Не идут пакеты Eth с NIOS (4 ответов)
  39. Увязка клоков и констрейны (23 ответов)
  40. Работа с MIG DDR2 (0 ответов)
  41. Тактирование Ethernet 10G (7 ответов)
  42. Как распознать дифференциальную схему связи на плате? (19 ответов)
  43. Zynq 7000S рабочая температура (0 ответов)
  44. si570 (6 ответов)
  45. Cyclone 10 LP и True LVDS (2 ответов)
  46. Подключение LCD ЖКИ к CPLD max II (2 ответов)
  47. EPCQ и Serial Flash Controller II (9 ответов)
  48. Texas Instruments ARM A15 +JESD204 (3 ответов)
  49. Terasic Blaster (Usb) <-> i2c (4 ответов)
  50. Запуск PCIE HARD IP Core, поделитесь опытом. (20 ответов)
  51. Китайские high-end ПЛИС (6 ответов)
  52. Aurora между Kintex 7 и Spartan 6 (2 ответов)
  53. spartan 6, impact (10 ответов)
  54. подключение ЦАП с JESD204 (4 ответов)
  55. Использование пина INIT_DONE Альтеровских ПЛИС (7 ответов)
  56. CORDIC на 300МГц на 7 серии (5 ответов)
  57. Подключение 2-х канального ЦАП к fpga (7 ответов)
  58. Подскажите как поддержать внешний десериализатор со стандартным протоколом. (2 ответов)
  59. Внутренний генератор тактовой частоты на MAX-10. (11 ответов)
  60. Xilinx новая маркировка для XQ (4 ответов)
  61. Соединение LVDS на 10 метров по витой паре (32 ответов)
  62. Квартус ограничивает разводку проекта по кристаллу (11 ответов)
  63. PCIe (2 ответов)
  64. Минимальная задержка от АЦП до ЦАП. (42 ответов)
  65. Как настроить консоль Quartus для вывода ворнингов? (6 ответов)
  66. Перенос данных между доменами (24 ответов)
  67. ALTLVDS_TX (0 ответов)
  68. PCIe Cyclone V (18 ответов)
  69. 100 Ватт - модуль на Kintex UltraScale KU115 (50 ответов)
  70. Написание программы VHDL (3 ответов)
  71. DDR2 SDRAM to MAXII (0 ответов)
  72. Подключение трансиверов на HARD IP PCIE (1 )
  73. Как объяснить Xilinx EDK что в IO шине пропущено часть сигналов? (0 ответов)
  74. Проблема с прошивкой Spartan-3E (8 ответов)
  75. ПЛИС -> PCIe -> NVMe -> M.2 без SoC (11 ответов)
  76. FIFO на DDR3 на Cyclone V (21 ответов)
  77. EMMC VERILOG/VHDL MODEL (4 ответов)
  78. LWIP (SDK 2018) при интенсивной отправке пакетов уходит в DataAbortHandler (3 ответов)
  79. 5578ТС024 (180 ответов)
  80. Стенд для проверки ПЛИС (1 )
  81. Нужен программист ПЛИС для создания прошивки шагового двигателя (2 ответов)
  82. bitstream -> netlist -> синтезируемый hdl (8 ответов)
  83. tcl на FPGA (28 ответов)
  84. ЦАП ad9739 (5 ответов)
  85. Проблема с передачей данных на ПК Virtex-6 (10 ответов)
  86. Тактовая частота ПЛИС равна символьной скорости или очень близка к ней? (6 ответов)
  87. Стробы, или понижение частоты? (5 ответов)
  88. Прошивка ПЛИС Cyclone IV с микроконтроллера (29 ответов)
  89. Kintex UltraScale SERDES (15 ответов)
  90. quartus, триггеры, ошибка симуляции (3 ответов)
  91. Kintex UltraScale ODELAY3 (5 ответов)
  92. MAX10 - Flash Update module (5 ответов)
  93. есть ли подобный модуль для ALTERA? (0 ответов)
  94. Шина AXI и метастабильность (11 ответов)
  95. VCCIO MAX 5 (3 ответов)
  96. HD-SDI не определяется (0 ответов)
  97. Xilinx что ли доступ закрыл по докам? (3 ответов)
  98. FPGA based BLDC motor control (13 ответов)
  99. Передатчик CSI-2 на CycloneIII (19 ответов)
  100. Срочно нужны XC6SLX25T/45T FGG484 (2 ответов)
  101. Поведение I/O выводов FPGA при подаче и сбросе питания (6 ответов)
  102. 5576ХС4, анализ таймингов (20 ответов)
  103. mil-std-1553 (22 ответов)
  104. MAX10 + AFE5803 (0 ответов)
  105. Манчестер (17 ответов)
  106. Назначение трансиверов (1 )
  107. ПЛИС + свободный рынок (101 ответов)
  108. Packaging and pinout Altera (10 ответов)
  109. Передать информацию с ПЛИС на компьютер чрез USB (10 ответов)
  110. опять вопрос про Delay Chain в IO Cyclone V (0 ответов)
  111. Слетает прошивка с arriaV (8 ответов)
  112. Аддитивный скремблер на ПЛИС (9 ответов)
  113. ПЛИС наши (Россия) (167 ответов)
  114. Artix-7. Использование 2х DDR3: основная/резервная (16 ответов)
  115. adc_spi_init (2 ответов)
  116. MAX10 - AvalonMM (0 ответов)
  117. Altera Timequest. Констрейны для неизвестного клока (14 ответов)
  118. Гигабит Ethernet: RGMII и PHY 88e1111. Вопросы по взаимодействию (28 ответов)
  119. Загрузка rpd файла по COM порту. (0 ответов)
  120. ADC DDR and setup slacks (40 ответов)
  121. Странное влияние altera fifo на поведение карты. (10 ответов)
  122. Коммутация клока (11 ответов)
  123. Как соединить ПЛИС и програматор? (3 ответов)
  124. Cyclone IV PLL теряет захват (20 ответов)
  125. kintex7+pci-e (41 ответов)
  126. Проблема с конфигурированием Arria V (8 ответов)
  127. Битва за скорость: 58G сегодня, 112G уже завтра? (0 ответов)
  128. Интерфейс для общения с ПК (20 ответов)
  129. DE10 Nano проблема с программированием PLL Reconfigure (10 ответов)
  130. Какую SPI FLASH выбрать для Spartan6 в 2018 году? (9 ответов)
  131. Неплохая китайская борда с Altera Cyclone V (5 ответов)
  132. Xilinx ISE14.7 ошибка при подключении dp_bRAM к AXI_user_IP (1 )
  133. Подскажите по драйверам AXI4 Stream (1 )
  134. AXI4 как работать с интерфейсом (5 ответов)
  135. Ml-605 virtex 6 - организация работы с ddr3 (6 ответов)
  136. Согласованная фильтрация на плис (30 ответов)
  137. Как работают скоростные дифф линии? (15 ответов)
  138. TimeQuest. Борьба со slack. (36 ответов)
  139. Одновременная запись в двухпортовую память (10 ответов)
  140. ARTIX7 - ram_style = "block" (3 ответов)
  141. Вопрос по трансиверам (4 ответов)
  142. ZYNQ:Слетает память (0 ответов)
  143. Приём LVDS с динамической подстройкой фазы (69 ответов)
  144. IDELAY Artix-7 (1 )
  145. Передача данных по LVDS (10 ответов)
  146. Высокоскоростные трансиверы (13 ответов)
  147. Ядро нейропроцессора NM6403 (16 ответов)
  148. Подвешивание TDO при программировании JTAG через ByteBlasterII (5 ответов)
  149. (решено) тест мультиплексора ModelSim (1 )
  150. Цепь тактирования Spartan 3E (8 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2018 Invision Power Services, Inc.