Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37
  1. !"Схемотехнические трюки для ПЛИСоводов" (199 ответов)
  2. !Питание ПЛИС (325 ответов)
  3. !Защита данных FPGA (222 ответов)
  4. !Питание PLL (39 ответов)
  5. !FAQ по ПЛИС (6 ответов)
  6. Как работают скоростные дифф линии? (12 ответов)
  7. TimeQuest. Борьба со slack. (36 ответов)
  8. Согласованная фильтрация на плис (27 ответов)
  9. Одновременная запись в двухпортовую память (10 ответов)
  10. ARTIX7 - ram_style = "block" (3 ответов)
  11. Вопрос по трансиверам (4 ответов)
  12. ZYNQ:Слетает память (0 ответов)
  13. Приём LVDS с динамической подстройкой фазы (69 ответов)
  14. IDELAY Artix-7 (1 )
  15. Передача данных по LVDS (10 ответов)
  16. Высокоскоростные трансиверы (13 ответов)
  17. Ядро нейропроцессора NM6403 (16 ответов)
  18. Подвешивание TDO при программировании JTAG через ByteBlasterII (5 ответов)
  19. (решено) тест мультиплексора ModelSim (1 )
  20. Цепь тактирования Spartan 3E (8 ответов)
  21. Не меняется прошивка в ПЛИС? (21 ответов)
  22. HTG-707 (2 ответов)
  23. Прием данных от АЦП в ПЛИС (3 ответов)
  24. USB программатор на ft2232h "Digilent JTAG-HS2" для Xilinx и программатор "MBFTDI" для Altera (44 ответов)
  25. сигнал tx_cred в Pcie IP Core альтеры (3 ответов)
  26. Использовать програмную память. (10 ответов)
  27. Прозвонка выводов плис (39 ответов)
  28. Ограничения на объем DDR3 у xilinx (3 ответов)
  29. MAX10 чтение/запись в UFM есть проблема. (15 ответов)
  30. Вопрос по DPI (6 ответов)
  31. Не работает один из PLL Cyclone 4 (40 ответов)
  32. EPF10K50SQC240 (12 ответов)
  33. Принять и ПАРАЛЛЕЛЬНО распарсить поток 10Гбит/с. Как решаются такие задачи? (156 ответов)
  34. 5578ТС024 (147 ответов)
  35. Порядок байт Ethernet, IP (6 ответов)
  36. У кого есть аккаунт на Opencores? (51 ответов)
  37. kintex7+pci-e (34 ответов)
  38. Несколько вопросов (7 ответов)
  39. Избыточная ёмкость конфигурационной микросхемы (24 ответов)
  40. Xilinx ML507 не грузится с xcf32p (3 ответов)
  41. Зашифровать прошивку MAX10 (5 ответов)
  42. Cyclone V + сторонний PCIe (0 ответов)
  43. Чтение/запись пользовательских данных в ПЗУ ПЛИС Spartan 6 (8 ответов)
  44. xilinx: pci_express_blk_plus - вопросы по .usf (0 ответов)
  45. Xilinx FMC - как прошивать EEPROM на своей мезонинной плате (9 ответов)
  46. Помогите поднять линк с QSFP (12 ответов)
  47. Quartus Programmer "ругается" (15 ответов)
  48. JTAG cyclone 5 (8 ответов)
  49. LVDS передатчик (7 ответов)
  50. Непонятки с арбитром (2 ответов)
  51. Счетчики с большой разрядностью (46 ответов)
  52. Нужна помощь с IP блоком Cordic v6 от xilinx (5 ответов)
  53. Код по диаграммам (3 ответов)
  54. Работа с 256-битными числами и PLL (5 ответов)
  55. Порекомендуйте ПЛИС (8 ответов)
  56. ПЛИС для вычислений с длинной арифметикой (49 ответов)
  57. ПЛИС и тактирование для платы DAC3162EVM (0 ответов)
  58. Xilinx - ограничения экспорта С.Ш.А (30 ответов)
  59. Not Recognize silicon ID (26 ответов)
  60. Cyclon IV + видеокамера Raspberry (2 ответов)
  61. Не удается сконфигурировать ПЛИС 5576ХС2Т (22 ответов)
  62. Конфигурация JTAG Chain в Vivado (0 ответов)
  63. MAX10 PLL (8 ответов)
  64. MSEL/BSEL в Cyclone 5 SoC (5 ответов)
  65. Ti , DP83867E 1000BASE-T RGMII не могу запустить (2 ответов)
  66. MAX10 при включении не стартует (7 ответов)
  67. Выгрузка проекта из ПЛИС (5 ответов)
  68. EPCQ protected sectors (1 )
  69. DC 10b/8b (4 ответов)
  70. Плис, управление большим кол-вом устройств. (21 ответов)
  71. Nios и Altera Serial Flash Controller (4 ответов)
  72. Купил б/у карту - разработчик жмет документацию (28 ответов)
  73. Microblaze (2 ответов)
  74. FMC eeprom (0 ответов)
  75. скоро разработка на плис в облако перенесется (45 ответов)
  76. Проблемы с ECP5-5G Versa Development Kit (6 ответов)
  77. Как проще и правильней переходить с clk на clk_xN и обратно (7 ответов)
  78. Qsys Arria10 EMI DDR3 - битые данные при повторяемом чтение тех же адресов (1 )
  79. Новинка от Xilinx (40 ответов)
  80. Потребляемая мощность 7-го семейства с lpddr2 памятью (7 ответов)
  81. а кто-нибудь обращал внимание на дешевизну ECP5U от Латтиса (22 ответов)
  82. как в ultrascale получить пользователю конфиг ноги? (1 )
  83. Чего бы попроще для новичка (78 ответов)
  84. Связка Atom с Cyclone (5 ответов)
  85. Изготовление кабеля SMA2SATA (0 ответов)
  86. Прием данных с АЦП AD9681 (55 ответов)
  87. Имеют ли FPGA функцию throttling? (11 ответов)
  88. Привязка своего IP-ядра к ПЛИС Altera (14 ответов)
  89. Подключение периферии к Microblaze (8 ответов)
  90. cyclone + mpeg2 (8 ответов)
  91. Гигабит Ethernet: RGMII и PHY 88e1111. Вопросы по взаимодействию (25 ответов)
  92. Слегка "навороченная" 1-10Gbit Сетевая карта на ПЛИС (14 ответов)
  93. PCI Express плата в диспетчере устройств Windows как два устройства (6 ответов)
  94. Как принять STM-1 на FPGA (30 ответов)
  95. Помогите новичку с выбором (18 ответов)
  96. Совет по FPGA смена Cyclone на Xilinx (8 ответов)
  97. Обмен данными между ПЛИС и NIOS (6 ответов)
  98. Spartan6 Aurora. (1 )
  99. Приём данных из АЦП AD9625 (7 ответов)
  100. ПЛИС наши (Россия) (166 ответов)
  101. Применение 5576ХС3Т (4 ответов)
  102. Сброс Cyclone V (14 ответов)
  103. Mig генератор DDR2 Spartan6 (0 ответов)
  104. Настройка PLL в ICE5LP2K (iCE40 Ultra) (0 ответов)
  105. Где взять файлы pinout для циклонов? (5 ответов)
  106. Microchip flash (0 ответов)
  107. EP4CE22E22I7N & 10CL025YE144I7G (2 ответов)
  108. Новости из мира FPGA (39 ответов)
  109. как в tcl-скрипте указать приоритет (очерёдность) запуска стратегий (7 ответов)
  110. Нужен совет по Devboard + JTAG дебаг Xilinx (8 ответов)
  111. Pin plannig за час: как ? (4 ответов)
  112. Интересная статья (1 )
  113. Надо в ПЛИС сжать поток сырых данных с АЦП (24 ответов)
  114. Старый конкурс от Xilinx (9 ответов)
  115. XC9572 разный checksum (2 ответов)
  116. Cyclone5-SOC: простой и понятный пример обмена данных между FPGA и HPS (2 ответов)
  117. Стартовая инициализация регистров. (25 ответов)
  118. FPGA Stratix GX (8 ответов)
  119. Проблема с CPLD (9 ответов)
  120. Arria 5 (8 ответов)
  121. Укладка множества source-синхронных DDR интерфейсов в один Спартан6. (4 ответов)
  122. Новинка Xilinx Spartan-7 FPGA (35 ответов)
  123. Altera Cyclone V Доступ к DDR регистрам. (4 ответов)
  124. spartan-6 (4 ответов)
  125. bag signaltap? (0 ответов)
  126. ТАКТОВЫЙ СИНТЕЗАТОР LMK03000ISQ (8 ответов)
  127. Страдания в одной из местных тем это наполовину провал Альтеры? (11 ответов)
  128. Реверс ProASIC3 (0 ответов)
  129. Проектирование LVDS на ПЛИС Altera (51 ответов)
  130. Самопальный USBBlaster и Cyclone IV (5 ответов)
  131. Xilinx Tri-mode Eth MAC+SGMII bridge и 10/100Mb. (0 ответов)
  132. более одного выхода IOE в ПЛИС (2 ответов)
  133. Изменение конфигурационной флэш (27 ответов)
  134. ArriaV, native transceiver, external pll, режим CDR (11 ответов)
  135. Симуляция megacore Altera в составе проекта (3 ответов)
  136. Cyclone5-SOC c DDR3 и Linux на HPS, с чего начать (4 ответов)
  137. SignalTap ругается на контрольную сумму (7 ответов)
  138. Вывод видео на монитор. (17 ответов)
  139. Скрипт для чтения файлов SignalTap в Matlab'е (1 )
  140. VCCIO и VCCPD для Cyclone V (5 ответов)
  141. Помощь в первом проекте (Verilog). (27 ответов)
  142. Китайская плата для Spartan-6-XC6SLX9 (8 ответов)
  143. Вопрос по корке JESD204B (23 ответов)
  144. Проблема с клоком в Arria V (4 ответов)
  145. Помогите с выбором ПЛИС (16 ответов)
  146. Constraints входных сигналов в Vivado (13 ответов)
  147. FPGA с поддержкой GTL (1 )
  148. АНТИДРЕБЕЗГ (VHDL) (11 ответов)
  149. Aurora 64b/66b Xilinx KC705 (8 ответов)
  150. PLDA PCI CORE (2 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2018 Invision Power Services, Inc.