[ANDY_LEX 0]

Привет всем

Только начал разбиратся с ПЛИС

пытаюсь изготовить вот этот девайс

http://www.platan.ru/shem/pdf/12_p56-59.pdf

ошибок вроде нет но проэкт не хочет компелироватся в Quartus II 4.1sp1 Web Edition Full

 

может кто уже делал такой кабель подскажите написал автору тишина

[etoja 0]

Лапшу с ушей стряхиваем.

JTAG кабели будут разными для:

- Xilinx;

- Analog Devices;

- TI.

[one_man_show 0]

Привет всем

Только начал разбиратся с ПЛИС

пытаюсь изготовить вот этот девайс

http://www.platan.ru/shem/pdf/12_p56-59.pdf

ошибок вроде нет но проэкт не хочет компелироватся в Quartus II 4.1sp1 Web Edition Full

 

может кто уже делал такой кабель подскажите написал автору тишина

<{POST_SNAPBACK}>

Не понятно, у Вас проблема с компиляцией или с загрузкой проекта в ПЛИС. Если с компиляцией, то тут никакой кабель не поможет. Уточните, в чем проблема. Сначала устраните ошибки компиляции, затем пытайтесь что-то получить от загрузки проекта.

[M_A 0]

Не понятно, у Вас проблема с компиляцией или с загрузкой проекта в ПЛИС. Если с компиляцией, то тут никакой кабель не поможет. Уточните, в чем проблема. Сначала устраните ошибки компиляции, затем пытайтесь что-то получить от загрузки проекта.

<{POST_SNAPBACK}>

 

Этот универсальный кабель сам собран на ПЛИС Altera и в pdf есть текст ее прошивки. Вот он то похоже у автора и не компилится, если я правильно понял.

 

to ANDY_LEX

поясните что значит не хочет компилироваться? Чем Квартус это нежелание мотивирует? Какие ошибки выдает?

На счет самого кабеля ничего сказать не могу, пользую только ББ.

Но я бы с таким работать не стал, шибко наворочено.

Лучше буду работать с несколькими элементарно собранными для каждого производителя. Тогда хоть при сбоях в прошивке отпадает вариант, что дело в кабеле.

[ANDY_LEX 0]

Привет всем спасибо за ответы сделать универсальный кабель меня побудило желание разобратся с ПЛИС и VHDL не хчется нечинать с какой нибудь моргалки а так глядиш кабель сгодится и решение оригинальное.

уже неделю бьюсь почитал умные книжки все перепроверил а квартус все равно матюгается

Error: Top-level design entity JTAG is undefined

Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings

Error: Processing ended: Sun Feb 27 11:12:22 2005

Error: Elapsed time: 00:00:05

Error: Quartus II Full Compilation was unsuccessful. 1 error, 0 warnings

мне кажется что в схеме где то ошибка

проэкт на всякий случай прилагаю может быть комунибудь интерестно будет разобратся

с М_А я полностью согласен что проще кабелей на АП шках наделать ноэто не так интерестно

JTAG.rar

[Vincent Vega 0]

Error: Top-level design entity JTAG is undefined

Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings

Error: Processing ended: Sun Feb 27 11:12:22 2005

Error: Elapsed time: 00:00:05

Error: Quartus II Full Compilation was unsuccessful. 1 error, 0 warnings

мне кажется что в схеме где то ошибка

<{POST_SNAPBACK}>

 

дык, entity в вашем VHDL файле называется не JTAG, a JTAGCable.

надо было в Project Navigator щёлкнуть правой кнопкой по Compilation Hierarchy, далее Settings -> General и в поле Top Level Entity вписать JTAGCable

 

там ещё проблемы с именами сигналов (имена сигналов в проекте совпадают с именами сигналов JTAG порта ПЛИС)

 

ну и советую более менее по человечески отформатировать VHDL-код

 

вообщем говоря, компилирующаяся версия здесь

 

что-то с первого раза файл не отправился

JTAG_2.rar

[ANDY_LEX 0]

спасибоо за полный ответ учту допущенные ошибки в будующем учитывать

 

есть сразу вопросы если оветите буду очень благодарен

сразу прошу извенить меня за глупые вопросы сделайте скидку что с плисками я столкнулся впервые но есть огромное желание работать с ними на ты

1 что значит :по человечески отформатировать VHDL-код

 

в Vhdl имеет значение отступы и заглавные или строчные символы ?

 

2 я понял что сигналы : TDO,TDI,TMS,TCK В ПРОЕКТАХ ИСПОЛЬЗОВАТЬ НЕЛЬЗЯ

ТАК

[vetal 0]

По человечески отформатировать - это писать так, что бы человеку было удобно потом его читать. Машине все равно хоть "ВоТ тАк".

[PraNkiSh 0]

народ, поглядите внимательно прошивку перед тем как шить. я год назад внимательно изучал эту статью и что-то у меня в памяти отложилось что там толи чего-то нехватает, толи еще какая-то хрень ....

[ANDY_LEX 0]

народ, поглядите внимательно прошивку перед тем как шить. я год назад внимательно изучал эту статью и что-то у меня в памяти отложилось что там толи чего-то нехватает, толи еще какая-то хрень ....

<{POST_SNAPBACK}>

точно точно выходы не описаны и не назначены вот сейчас пытаюссь

что получится выложу

[zvs 0]

Интересно, а хоть у кого-нибудь это мрачное чудовище заработало?

Чесно говоря согласен с мнением M_A , что "Лучше буду работать с несколькими элементарно собранными для каждого производителя. Тогда хоть при сбоях в прошивке отпадает вариант, что дело в кабеле."

[min 0]

Так кто нибудь собрал этот универсальный кабель?

[Dimonira 0]

В проекте непонятно какая связь между ножками IO01...IO10 и сигналами в исходняке CableType[3..0], TMS, TClk, TDI, RST.

Налицо явное несоответствие как по наименованиям сигналов, так и их количеству. В схеме помимо сигналов LPTxx есть ещё 13-ть сигналов, а в проекте их только 4+7 = 11. Так что надо разбираться.

 

Я так думаю, что автор решил с одной стороны срубить денег за статью, а с другой стороны написал статью так, чтобы девайс было просто так не повторить. Видимо, чтобы свой девайс только самому продавать. Типа чтобы отсечь "лохов" и халяву.

Так многие "писатели" поступают.

Так что фраза в конце статьи "Следует только не забыть правильно расставить сигналы по выводам микросхемы" выглядит скорее издёвкой, чем рекомендацией. Правильно понимать эту фразу надо так: "посмотрели как я сделал? принцип понятен? теперь разработайте и сделайте свой вариант сами!".

 

Так что проще самому сделать, но... лень.

[NickS 0]

У нас есть аналогичная своя разработка.

Только еще и выбор типа "кабеля" запоминается в энергонезависимой памяти,

и есть индикатор выбора и выбор перебирается кнопочкой.

[min 0]

А кто нибудь дописывал для существующего варианта?

Сейчас со временем не очень,позже допишу и выложу.