реклама на сайте
подробности

 
 
153 страниц V   1 2 3 > »  Start new topic
> Среды разработки - обсуждаем САПРы
    Название темы Ответов Автор Просмотров Последнее сообщение
Важные темы
No new Pinned
! Topic has attachmentsРедакторы HDL  * 123» 13
альтернатива
189 zorromen 51 857 14th February 2017 - 13:14
Посл. сообщение: druzhin
No new Pinned
! Topic has attachmentsQUARTUS, MODELSIM  * 123» 9
Проект по переводу документации
127 aosp 61 601 28th May 2015 - 12:04
Посл. сообщение: Fitc
Темы форума
No New Posts  
4 Грендайзер 75 Сегодня, 11:25
Посл. сообщение: Грендайзер
No New Posts  
5 sqrt(2) 143 Сегодня, 06:20
Посл. сообщение: RobFPGA
No New Posts  
Topic has attachmentsПодготовка документации
Soft позволяющий строить и редактировать/укрупнять схемы из HDL
14 Sergei_Ilchenko 808 Вчера, 09:22
Посл. сообщение: faa
No New Posts  
2 R2R 142 24th February 2017 - 08:59
Посл. сообщение: R2R
No New Posts  
13 AnatolySh 304 22nd February 2017 - 17:27
Посл. сообщение: Fitc
No New Posts  
Topic has attachmentsVivado 2016.4  * 12
30 ноября 2016
17 Alex77 1 016 22nd February 2017 - 15:01
Посл. сообщение: Dr.Alex
Closed  
Ошибка при симуляции проекта Xilinx ISE 14.7 в Modelsim
При симуляции проекта EDK в Modelsim не загружеются модули памяти
0 Олег Гаврильченко 65 22nd February 2017 - 14:58
Посл. сообщение: Олег Гаврильченко
No New Posts  
Quartus 14.1 + ModelSim
Помогите с симуляцией Nios'a
6 billidean 512 22nd February 2017 - 09:43
Посл. сообщение: Flip-fl0p
No New Posts  
6 Trashy_2 216 22nd February 2017 - 08:45
Посл. сообщение: Trashy_2
No New Posts
13 _alex__ 1 140 21st February 2017 - 11:25
Посл. сообщение: kaktus
No New Posts  
4 Jenya7 168 20th February 2017 - 13:31
Посл. сообщение: Jenya7
No New Posts  
Xilinx ISE Schematic
Трудности синтеза
4 likeasm 176 20th February 2017 - 08:25
Посл. сообщение: likeasm
No New Posts  
Design Security Features in Altera FPGAs
Стирание ключа
4 Nepoch 613 15th February 2017 - 18:14
Посл. сообщение: Nepoch
No New Posts  
Конечный автомат в Quartus  * 12
Затраты триггеров на реализацию
17 Дмитрий_Б 759 15th February 2017 - 18:08
Посл. сообщение: Golikov A.
No New Posts  
Altera. Правильное назначение портов.
Как правильно назначить порты в микросхеме ?
5 Flip-fl0p 324 15th February 2017 - 07:06
Посл. сообщение: Vascom
No New Posts  
4 Jenya7 216 12th February 2017 - 13:27
Посл. сообщение: Александр77
No New Posts  
Topic has attachmentsXilinx ISim + IP core (DDS) как моделировать
Моделирует IP-блок, но на выходе 0
6 Блондин 623 12th February 2017 - 08:14
Посл. сообщение: hwd
No New Posts  
Quartus/Modelsim и командная строка  * 12
Как при помощи командной строки запустить проверку синтаксиса
24 Flip-fl0p 1 610 10th February 2017 - 09:51
Посл. сообщение: Flip-fl0p
No New Posts  
15 novartis 719 9th February 2017 - 05:25
Посл. сообщение: novartis
No New Posts  
10 inco 302 8th February 2017 - 18:55
Посл. сообщение: makc
No New Posts  
13 Trashy_2 461 8th February 2017 - 16:31
Посл. сообщение: krux
No New Posts  
15 Kapsik 1 369 7th February 2017 - 11:33
Посл. сообщение: goodsoul
No New Posts  
Переписпть SDC в UCF
Никак не дотумкою
12 Грендайзер 392 7th February 2017 - 05:08
Посл. сообщение: Грендайзер
153 страниц V   1 2 3 > »  Start new topic
94 чел. просматривают этот форум (гостей: 92, скрытых пользователей: 0)
Пользователей: 2 RobFPGA, cpl

New Posts  Открытая тема (есть новые ответы)
No New Posts  Открытая тема (нет новых ответов)
Hot topic  Горячая тема (есть новые ответы)
No new  Горячая тема (нет новых ответов) 
Poll  Опрос (есть новые голоса)
No new votes  Опрос (нет новых голосов)
Closed  Закрытая тема
Moved  Тема перемещена
 



Запомнить эти параметры


RSS Текстовая версия Сейчас: 28th February 2017 - 14:32
Рейтинг@Mail.ru


Страница сгенерированна за 0.01417 секунд с 7
ELECTRONIX ©2004-2016