alexmsokolov

Цифровая техника. ЦОС Параллельная цифровая шина. Для расчета преобразования Фурье Отбрасыванием "лишних" разрядов - проблему не решить, слишком сильно упадет точность.

Добрый день В схеме используется 21-разрядный сигнал. Тащить за собой все эти разряды не хочется, так как после множества умножений числа будут гигантскими. Поэтому хочется уменьшить кол-вол разрядов. Есть идея с компараторами и пороговым значением. Грубо говоря n компараторов, каждый компаратор сравнивает поступившее число с Aпор*m и Aпор*(m+1). Если число попадает в этот промежуток, то на выходе получится число равное m. Есть ли какой-нибудь способ уменьшить разрядность без компараторов? Или литературу посоветуйте для чтива. Заранее спасибо.

Триггеры все равно будут работать и потреблять. Суть же именно в том, чтобы clk не поступал им на вход. Спасибо, нашел подходящий способ для отключения clk

Добрый день Интересует способы отключения отдельных блоков схемы от сигнала clk. Во многих иностранных статьях читал о комбинационной логике - поставить элемент И на clk. Но такая логика не стабильны - могут возникать помехи, по которым среагируют триггеры. Думал над триггером, но тогда частота тактового сигнала упадет. Это тоже нельзя отнести к положительным моментам. Буду признателен, если Вы наставить меня на правильный путь